低功耗设计中时钟系统的精细调控

admin

低功耗不仅仅是让CPU进入睡眠模式那么简单。现代微控制器的时钟系统非常复杂，有多个时钟源：内部高速RC振荡器、内部低速RC振荡器、外部晶体振荡器、PLL倍频器等。每个外设可能有自己独立的时钟分频器。

真正的低功耗设计需要精细地控制每个时钟。比如，当ADC不采样的时候，可以关闭ADC的时钟；UART没有数据传输的时候，可以降低UART的时钟频率。但是，重新开启时钟需要时间，这个时间可能影响实时性。

我指导过一个智能水表项目，要求电池用十年。我们测量了各种操作模式下的电流：运行模式几个mA，睡眠模式几十μA，深度睡眠模式几μA。但关键在于，不能只看静态电流，还要看唤醒的频率和时间。如果每秒钟唤醒一次处理数据，虽然每次只有几毫秒，但平均电流可能比持续在低功耗模式还要高。所以我们优化了算法，让系统大部分时间处于深度睡眠，只有特定事件（比如按键、定时器溢出）才唤醒。还有，IO引脚的状态也很重要，浮空的输入引脚会漏电，未使用的引脚要配置成模拟输入或者输出低电平。

电源管理单元（PMU）的配置也要仔细，不同电压域可以独立控制。这些细节叠加起来，才能实现真正的低功耗。